정전기방전 번역(한국어 원본)정전기방전(electrostatic discharge/ ESD)에 의한 고장은 소자와 제품의 생산, 점검, 보관, 조립, 운송, 실제운용 및 수리에 걸친 전 분야에 걸쳐 영향을 미치기 때문에 전자업계에서는 점점 더 심각한 문제로 관심을 기울이고 있다. 더욱이 전자기술의 발전으로 보다 작은 영역에 미세패턴으로 고성능, 절전형 회로의 제작이 가능해지면서 전자제품들은 ESD 충격에 보다 민감하게 되었다. ESD에 의한 손상은 손상의 정도에 따라, 완전고장을 일으키기도 하며 고장이 일어날 때까지 알 수 없을 정도로 서서히 기능을 떨어뜨리기도 한다.(1) 그렇기 때문에 ESD는 소자의 고장원인 및 신뢰성판단의 중요한 부분이 되었다. ESD에 의한 고장을 예방하기 위해서 ESD modeling과 결함 분석을 통해서 ESD 고장 메커니즘을 밝혀냈고 보호회로설계에 관련한 새로운 기술들이 계속 만들어지고 연구되고 있다.
더불어 이러한 보호방식에 대한 내구성을 시험하기 위해 EIA/JEDEC, MIL-STD등의 표준이 ESDA, AEC와 같은 관련단체들을 통해 정립되었으며 소자의 신뢰성을 판단하기위해 표준에 따라 ESD 시험을 시행하고 있다.
표준 규정에 따라 시험을 진행했을 때에는 IC의 모든 핀의 조합을 시도해보기 때문에 많은 시료와 시험횟수를 요구하게 된다. 그래서 본 연구에서는 내구성의 취약점을 찾아 시험을 진행하면서 사용되는 시료와 시험 횟수가 줄일 수 있는 방법을 찾아 효율적으로 ESD 소자내구성을 판단할 수 있는 수정된 stress mode를 제안하고자 한다.
2. ESD 고장 메커니즘
ESD는 물질에 대전된 전하들이 방전되어서 나타나는 현상이다. 물질의 접촉성 대전(tribo- electric charging)의 결과로서 100V∼20kV 정도의 전압이 발생할 수 있으며, 대전량은 물질이나 습도에 따라 다르게 나타난다.
정전기의 대전과 방전은 크게 세 가지의 원인으로 발생한다. 첫 번째로 가장 보편적인 원인은 human handling에 의한 것으로 사람의 몸에 최대 20kV의 전하가 쌓일 수 있다. 방전 시 1∼10A의 전류가 10ns∼100ns의 짧은 시간동안 일어나며 발생하는 에너지의 양은 micro-joules 단위로 작은 양이지만 소자의 면적도 작기 때문에 충분히 고장이 일어날 수 있는 원인이 된다.
두 번째 원인은 IC가 대전된 표면, 재료에 접촉하거나 운송할 때 그라운드전위에 접촉할 때 대전된 전하들이 그라운드 쪽으로 방전되는 것이다. 핀이나 내부 연결선으로 커다란 전류가 유입되어 내부에 커다란 전압을 생성시켜 얇은 유전체와 절연체에 손상을 주게 된다. 또한 자동화 시스템의 경우 부적절한 접지에 의해 운반기기에 전하가 축적되어 발생하게 된다. 대전량은 크나 정전압(static voltage)은 대체적으로 낮고 짧은 시간 동안 일어나며 높은 전류펄스가 발생한다.
세 번째 원인은 소자외부의 자기장에 의해서 발생한다. 자기장(magnetic field)에 의해 소자 내부에 유도전하(induced charge)를 생성되어 방전되면서 발생하는 1ns미만의 짧은 시간에 높은 과도전류가 고장을 발생시킬 수 있다.
고장 소자에서 나타나는 ESD에 의한 손상은 크게 두 가지 고장모드가 있다.(2) 이 두 가지 모드는 전압에 의한 손상과 전류에 의한 손상이다. 이 두 모드의 고장메커니즘의 예들을 Fig. 1 (a), (b), (c), (d)에 나타내었다.
전압에 의한 손상의 고장 메커니즘에는 절연체 파괴(dielectric damage)와 산화막 파괴(oxide punch -through)이다. 고입력 임피던스와 얇은 산화층을 가진 MOS 계열의 IC들에서 잘 나타난다. 파괴 전압은 금속 전극간의 거리에 영향을 받는다. ESD가 발생했을 때 산화막의 내구도 이상의 전압에 의해 절연체가 파손이 되고 그 파손에 의해 누설전류가 발생하거나 단락이 일어나게 된다. Fig. 1 (a)에 볼 수 있듯이 전극(electrode) 모서리부분에서 PN-junction의 n형영역으로 산화막 파괴(oxide rupture)가 일어날 수 있다.
전류에 의한 손상의 고장 메커니즘에는 junction부분에서 방전전류에 의해 metallization burn out과 fusion이 발생한다. 에너지 소산(energy dissipation)과 줄열(joule heating)에 의해 IC의 내부 회로가 녹게 된다. ESD에 의한 과도 전류가 Thermal runaway와 meltdown을 발생시키고 그로 인한 온도의 증가와 전도도의 감소로 인해 부분적인 열점(hot spot)을 발생시킨다. 이러한 현상으로 인해 Fig. 1 (b)와 같은 IC 연결부의 단락, (c)와 (d)와 같은 녹은 소재의 이동에 의한 파괴현상이 발생하게 된다. 이러한 현상들은 주로 polysilicon resistors/interconnects 에서 발생되며 일반적으로 ESD고장 중 가장 쉽게 발생되는 형태이다. 이는 주로 thermal effect때문이다. Junction damage/ contact spiking의 경우는 ESD stress에 의한 2차 breakdown과 thermal run-away에 따라 P-N junction이 파손되는 것을 의미하며 이런 junction 파괴는 contact spiking으로 발전되는 형태이다.(1) |
정전기방전 번역(영어 번역본)Failure by electrostatic discharge (ESD) has been considered a serious problem in the electronics industry because of the effects on overall electronic fields such as production, inspection, storage, assembling, transportation, practical operation, and repair of elements and products. Recent electronic devices are more susceptible to ESD shocks when high-performance, power-saving circuits can be manufactured within smaller space by micro-patterns due to development of electronic technology. Based on the degrees, damage by ESD may cause complete failure or gradual decline in functions that is recognized only after the product breaks down.(1) Such property makes EDS important in determining causes of failures and reliability of the devices. In order to prevent failures by ESD, mechanisms of the ESD failures were clarified via ESD modeling and failure analysis and new techniques related to protection circuit design are being developed and studied.
In order to test sensibility of such protections, moreover, standards such as EIA/JEDEC and MIL-STD were established by associated organizations such as ESDA and AEC, and ESD test is conducted on the basis of the standards to determine the reliability of devices.
A great of samples and test frequencies are required in conducting the tests according to the standard regulations because all the IC pin combinations are attempted. In this context, the authors in this study investigated a method that numbers of samples and tests can be reduced when the tests are conducted to identify vulnerability in sensibility, presenting a modified stress mode by which ESD device sensibility can be determined efficiently.
2. Mechanisms of EDS Failures
ESD is a phenomenon by discharge of electric charge charged in objects. Tribo-electric charging may result in voltage of 100V to 20kV and the quantity of electric charge is different by objects or humidity.
There are roughly three causes of electric charge and discharge. The first and the most common cause is human handling; up to 20kV of charge can be accumulated in a human body. On discharge, 1 to 10A of current may occur during a short time of 10ns to 100ns. Although the amount of energy generated is small as a unit of micro-joules, it is sufficient to cause failures because the area of device is small.
The second cause is that charges are discharged toward the ground when ICs touch a charged surface or a substance or reach the ground voltage in transportation. A great amount of current is flown into pins or internal wires to generate sufficient voltage internally to damage thin dielectric and insulator. In case of automated system, improper grounding may lead to electric charge and discharge by accumulating charges in transportation equipment. The quantity of electric charge is large but the static voltage is generally lower, during a short period with higher current pulse.
The third cause is by the magnetic field in the outside of a device. Induced charge may be generated within a device by the magnetic field, and when discharged, higher transient current can cause failures during a short period of less than 1ns.
Damage by ESD shown in failure device includes two modes(2): damage by voltage and damage by current. Figure 1 (a), (b), (c), and (d) show examples of failure mechanism in the two modes.
The failure mechanism by damage due to voltage contains dielectric damage and oxide punch-through, commonly shown in MOS ICs with high input impedance and thin oxidized layer. Breakdown voltage is affected by the distance between metal electrodes. When ESD occurs, the dielectrics are damaged by voltage exceeding endurance of the oxidized layer, causing leakage current or short circuit. As seen in Figure 1 (a), oxide rupture may occur from the edges of the electrodes to n type of the PN-junction.
As for the failure mechanism by damage due to current, there are metallization burn out and fusion by discharge current in junction. The internal circuits of the ICs are melted by energy dissipation and joule heating. The transient current by ESD may induce thermal runaway and meltdown, and the consequent increase in temperature and reduction in conductivity generate partial hot spots, leading to rupture by short circuit in IC junction as in Figure 1 (b) and movement of melt material as in (c) and (d). Such phenomenon usually occurs in polysilicon resistors/interconnects as the most common failures by ESD, mainly due to thermal effects. Junction damage/contact spiking indicate damage to P-N junction based on second breakdown and thermal run-away by ESD stress, and such junction damage may be developed into contact spiking.(1) |
