졸업논문 번역(한국어 원본)본 논문에서는 Cmesh 토폴로지를 이용한 NoC를 3차원으로 집적시킨 새로운 형태의 NoC구조를 제안한다. 또한 Cmesh 토폴로지의 물리적인 한계를 극복하기 위해 OIs과 EIs을 하이브리드 방식으로 사용하여 라우터의 집중도를 줄이고 처리량 및 지연시간에 이득을 갖는 3CEO 라우터 및 3D 라우팅에 효율적인 알고리즘을 제안한다. SystemC를 이용한 모의실험 결과 제안한 라우터 구조 및 알고리즘을 사용할 경우, 기존의 3D mesh NoC 구조 및 3D CMesh NoC 구조보다 각각 처리량에서 19%, 70% 성능 향상을 보였고, 48%, 28%의 전력 소비 감소를 보였다. 기존의 3D Optical NoC 와 비교했을 때는 101%의 처리량 향상을 보였다.
System-on-Chip(SoC) 내의 데이터 전송 및 처리량의 성능향상은 꾸준히 요구되고 있다. 많은 수의 코어를 하나의 칩 위에 집적하여 시스템을 이루는 SoC에서 전통적으로 사용하는 버스구조는 코어의 처리속도 증가에도 불구하고 트래픽 폭주에 의한 성능 향상의 한계에 당면하였다. 이러한 네트워크의 문제를 해결하기 위해 등장한 Network-on-Chip(NoC)은 대역폭, 성능, 전력소모 등의 설계요소를 만족시키기 위한 방향으로 활발히 연구가 진행되고 있다.[1]
NoC의 장점들을 유지하며 칩의 집적도를 더 높이기 위한 방안으로 3D IC(3-Dimensional Integrated Circuit) 기술을 접목시킨 3D NoC구조에 대한 연구도 최근 각광을 받고 있다. 3D IC 기술은 수직으로 칩을 적층하여 시스템의 form factor 감소를 이룰 수 있고 칩들 간의 물리적 거리를 가깝게 하여 고속 및 저전력 통신을 가능하게 한다.[2]
기존에 연구된 3D NoC는 2D mesh 토폴로지로 구성된 레이어를 TSVs(Through Silicon Via)를 이용하여 적층한 것이 주를 이루고 있다. 그 이유는2D mesh구조일 때 모든 링크의 길이가 같으므로 레이아웃 상에서 미리 라우터를 배치할 수 있는 장점이 있고, Dimension order routing을 사용하여 deadlock문제없이 simple한 통신이 가능하기 때문이다.[3] 하지만 코어의 수가 증가할수록 라우터의 수도 비례하여 늘어나기 때문에 평균 통신 홉 수가 증가하는 문제점이 발생하고, 높은 부하일수록 성능 저하가 심화된다.
코어의 수가 증가하여도 평균 통신 홉 수를 줄이기 위한 방안으로 그림 1과 같은Concentrated mesh(Cmesh) 토폴로지가 제안되었다.[4] Cmesh토폴로지는 4개의 코어를 하나의 라우터에 집중시키는 방법으로 전체 라우터 수를 줄였다. 통신을 할 때 거쳐야 하는 라우터 수의 감소는 전체 지연시간 감소로 인한 성능 향상을 의미한다. 또한 mesh토폴로지와 비교하여 라우터가 차지하는 면적이 줄어들어footprint가 작은 장점도 가진다. 하지만 물리적인 선을 공유하는 태생적인 한계 때문에 통신량이 늘어나면 사용할 수 있는 대역폭을 충분히 확보하지 못하는 문제점이 있어서 대용량의 데이터 전송에는 비효율적이다.
본 논문에서는 이러한 약점을 극복하기 위해 Cmesh 토폴로지 구조에 전기적 상호연결(EIs)과 광학적 상호연결(OIs)을 혼합하여 사용하는 방법을 제안한다. OIs는 광학 도파관 및 마이크로 공명기 등의 추가적인 장비 사용으로 비용 증가를 초래하지만 높은 대역폭과 낮은 전송 지연시간, 그리고 낮은 전력소비 등의 특징을 가지고 있어서 저전력으로 대용량 데이터 통신을 하기 위한 효과적인 방법이 될 수 있다.[5] 또한 미세공정으로 갈수록 심화되는 crosstalk 현상을 OIs를 통해서도 해결 가능하다.[6] 본 논문의 나머지는 다음과 같이 구성되어있다. 2장에서는 3D NoC의 연구 동향을 살펴보고, 3장에서는 제안하는 라우터의 구조 및 통신 프로토콜과 알고리즘에 대해 기술한다. 4장에서는 제안하는 라우터의 성능을 평가한 시뮬레이터 결과를 나타내고, 5장에서 결론을 맺는다.
현재까지 3D NoC구조는 통신구조, 토폴로지, 알고리즘, 물리적 링크 등을 변경하여 처리량 및 지연시간의 성능향상, 전체 면적의 감소, 저전력 등을 달성하기 위한 관점에서 꾸준히 연구되고 있다.
NoC와 전통적인 버스구조를 결합한 3D NoC-bus Hybrid구조는 통신구조를 변경하여 성능을 높인 방식이다. 이 방식은 수직 통신을 단일 홉으로 실행할 수 있어서 성능의 향상이 있고 면적에서도 이득을 갖는다. 하지만 버스가 중앙에서 공유하는 형태로 되어있기 때문에 수직적으로 동시에 레이어간 통신을 할 수 없고, 높은 네트워크 부하에서는 contention과 blocking이 일어날 확률이 급격히 증가하여 전체 지연시간이 늘어나는 단점이 있다.[7] De-Bruijn Graph-based 3D NoC는 De-Bruijn 그래프를 기반으로 토폴로지를 변경한 연구이다. 작은 지름과 높은 접속률, 높은 신뢰성을 구현하였지만 네트워크 부하가 큰 경우 패킷이 버퍼에서 대기하는 시간이 길어서 지연시간이 길어지는 단점과 전력소비가 효율적이지 못한 단점이 있다.[8] BBVC 3D NoC는 TSV 면적을 줄이려는 목적으로 수직적 연결을 단방향이 아닌 양방향으로 채널을 형성하여 통신하는 기술을 연구한 것이다. 3D IC 비용과 발열문제, 파워소비에서 이득을 갖지만 수직적으로 단일 홉 통신을 할 수 없어서 처리량의 향상에 한계를 가지고 있는 기술이다.[9] |
졸업논문 번역(영어 번역본)In this paper, we presented a new type of NoC structure that 3-dimensionally integrates NoC using Cmesh topology. This structure hybridized OIs and EIs to overcome the physical limitations of Cmesh topology. Also, an algorithm that diminishes the concentration rate of router, reduces throughput and delay time, and is efficient for 3CEO router and 3D routing is presented. As a result of simulation using SystemC, the presented router structure and algorithm showed about 19% throughput improvement and 48% reduction in power consumption compared to existing 3D mesh NoC structure, and 70% throughput improvement and 28% reduction in power consumption compared to existing 3D Cmesh NoC structure. Compared with existing 3D Optical NoC, it showed 101% throughput improvement.
Performance improvement in data transmission and throughput within System-on-Chip (SoC) is constantly required. The bus structure traditionally used in SoC that establishes a system by integrating multiple cores onto a single chip has faced limitation in performance improvement due to traffic explosion despite improvement in processing speed of the cores. The Network-on-Chip (NoC) that has been developed to solve this problem in network is actively being researched to satisfy design elements such as bandwidth, performance, and power consumption [1].
As a method to enhance the degree of integration of chip while preserving the advantages of NoC, 3D NoC structure that has applied 3D IC (3-Dimensional Integrated Circuit) technology has recently drawn interest. By vertically stacking the chips, 3D IC technology allows the reduction of system’s form factor and reduces physical distance between the chips to allow high-speed and low-power communication [2].
Existing 3D NoCs mainly involve stacking layers composed by 2D mesh topology using TSVs (Through Silicon Via). Advantages of this method is that when in 2D mesh structure, the length of all links are the same so that router can be positioned on layout beforehand, and dimension order routing can be used to enable simple communication without the problem of deadlock [3]. But as the number of the cores increases, the number of routers increases proportionately such that average communication hop count increases and performance suffers severely at high loads.
Concentrated mesh (Cmesh) topology as shown in Fig. 1 has been proposed in order to keep the average communication hop count low even when the number of cores increases [4]. Cmesh topology reduced overall number of routers by concentrating four cores onto a single router. The reduction in number of routers the packets need to pass leads to performance improvement by reduction in overall latency. Small footprint in Cmesh topology is also advantageous as the area occupied by routers decreases compared to mesh topology. However, Cmesh topology is by design limited in that it shares physical lines. Therefore, it cannot secure enough bandwidth when traffic increases, making the method inefficient for transmission of large data.
In this paper, electrical interconnects (EIs) and optical interconnects (EIs) are used in hybrid in Cmesh topology structure in order to overcome the above weaknesses. OIs leads to increase in cost due to use of additional equipment such as optical waveguide and micro resonator, but it has high bandwidth, low latency, and low power consumption, which makes it an efficient method for large data transmission [5]. In addition, crosstalk phenomenon that intensifies as the process is micronized can be solved using OIs [6].
This paper is organized as follows. In Section 2, trends in research of 3D NoC will be examined. In Section 3, structure of the router, communication protocol and algorithm being proposed are presented. In Section 4, result of simulation evaluating the performance of the proposed router is given, and conclusion is presented in Section 5.
Up to present, 3D Noc structure is constantly being researched in order to achieve performance improvement in throughput and delay time, reduction in overall area, low power consumption by changing communication structure, topology, algorithm, physical link, etc.
By combining NoC with traditional bus structure, 3D NoC-bus hybrid structure changes the communication structure to enhance performance. This method enables vertical communication by single hop, which leads to performance improvement and advantage in area. However, bus is centrally shared in 3D No-bus hybrid structure such that multiple vertical inter-layer communications are not possible. At high network load, this significantly increases the possibility of contention and blocking and leads to an increase in overall latency [7]. De-Bruijn Graph-based 3D NoC modifies topology based on De-Bruijn graph. It implemented small diameter, high access rate, and high reliability, but at high network load there are drawbacks such as increase in delay time due to packet waiting in buffer and inefficient power consumption [8]. BBVC 3D NoC was researched in order to reduce TSV area by forming a bi-directional channel instead of uni-directional channel in vertical connection. It is advantageous with respect to 3D IC cost, thermal problem, and power consumption, but it cannot perform single-hop communication and is limited in improvement of throughput [9]. |
