MOSFET 장애원인 설계예방 번역

MOSFET 장애원인 설계예방 번역(영어 원본)

Power MOSFET failures in mobile PMUs: Causes and design precautions
Introduction
Power MOSFETs in automotive systems and in mobile devices being charged or operated in automobiles may be subjected to harsh operating environments and intense transients from power equipment and transmitters. Moreover, caustic contaminants in the atmosphere and on exposed conductive surfaces of circuit boards can induce low-impedance paths. Over time, these low-impedance paths and transient events like overloading, electromagnetic coupling, and inductively induced spikes from the operating environment can cause destructive electrical overstress (EOS) conditions. Such conditions may cause a large current to flow across a MOSFET power switch in a very short time.

This article addresses special design considerations and failure analysis of high-frequency switchers and regulators employing external feedback components for mobile and automotive applications. The goal is to help familiarize designers with various mechanisms and circumstances that may lead to destruction of on-chip power switches. Techniques for averting and eliminating the effects of EOS conditions are discussed to help improve end-user products and PCB designs. This article also presents tips for conducting lab tests and suggests good engineering practices to obviate potential problems from occurring in highdensity/ ultracompact mobile designs.1, 2
Case studies
In 2011, a designer reported a shorted NMOS switch in the step-down DC/DC converter of the Texas Instruments (TI) LM26484 PMU during in-house testing. This regulator was designed into a new instrumentation panel. The banks of LEDs powered by a buck converter were operating in light-load conditions. TI asked the designers to monitor the voltage at the supply pins around the clock for transients above 6 V. They confirmed that transient spikes were peaking at over 8 V for hundreds of nanoseconds, which occurred frequently. The device’s absolute maximum limit on the supply pin is VIN = 6 V!
It was suspected that a parasitic NPN (formed by n+ (S), p– (well), and n+ (D) as shown in Figure 1) may have turned on hard when the p– (well) base biased up the emitter from n+ (S), a classic EOS scenario in power devices. Figure 2 shows an equivalent-circuit model of a MOSFET device with parasitic components.

Examining the PCB layout (Figure 3) revealed that the top traces of the power pins had a single via tapped into the power plane, and their longer tracks made the bypass capacitors ineffective. To prevent this situation from arising again, TI has suggested improved design guidelines. For example, adequately large bulk capacitors need to be added between the VIN and ground planes. Also, local bypassing needs to be augmented with additional capacitors covering broader frequency bands. These precautions, shown implemented in Figure 4, will keep large transients from stressing the PMU’s integrated circuit.
A more involved solution for eliminating EOS is to place the bypass capacitors closer to the power and ground pins, as shown in Figure 5. Note that the power-ground tracks have been widened and include liberal use of larger vias. This recommendation became a viable solution for the customer.
In 2012, another customer reported experiencing some failures with another PMU of the same family that had dual buck converters and dual LDOs. The buck-converter switches either shorted out or opened soon after the system left the factory. This PMU was powered from a stepped-down supply in an automotive application. With
many infotainment and safety systems becoming standard equipment in cars starting in 2014, the PMU production rate is projected to increase by approximately tenfold, creating a concern for all parties involved. Although no anomalies have been discovered in the customer’s rigorous testing for device- and boardlevel stress, some infrequent failures have occurred. In general, there are many known mechanisms and opportunities involved in vehicular applications that potentially could induce abnormal input-voltage transients, leading to device damage.

Common causes of EOS
Many EOS conditions on PMUs arise from inadequate design considerations or overlooking subtle parasitics in some systems. This is especially true in industrial/automotive applications, wherein unusual ambient conditions or differences in the electromechanical layout can manifest reliability issues. EOS can also be related to the manufacturing process, testing, and component aging. The following discussion presents some of the most common EOS culprits. Appropriate design tips and suggestions are included to help designers eliminate EOS problems. A typical means of identifying failure mechanisms is welldocumented. It is strongly suggested that readers seeking more information also study the physics of failure via failure-mode mechanisms and effects analysis (FMMEA).

MOSFET 장애원인 설계예방 번역(한국어 번역본)

모바일 PMUs의 전력 MOSFET 장애: 원인 및 설계 예방 조치
머리말
자동차에서 구동되거나 충전되는 오토모니브 시스템과 모바일 디바이스의 전력 MOSFETs은 전력 장비와 트랜스미터에 의해 심한 과도 전류와 가혹한 운영 환경을 겪을 수 있다. 더욱이, 회로 보드의 전도성 표면이 노출되고 대기 중에 부식성 오염물질이 있다면 낮은 임피던스 경로가 유도될 수 있다. 시간이 지나면 이러한 낮은 임피던스 경로와 오버로딩, 전자기식 커플링, 운영 환경에서 유발된 유도성 스파이크 같은 과도현상 이벤트로 인해 파괴적 전기 과응력 (EOS) 상태가 발생할 수 있다. 그러한 상태는 매우 단시간 내에 MOSFET 전력 스위치에 다량의 전류가 흐르게 되는 원인이 될 수 있다. 본 논문은 모바일과 오토모티브 애플리케이션을 위해 외부 피드백 콤포넌트를 이용하는 고주파수 스위처와 레귤레이터의 특별 설계 고려 사항과 장애 분석을 다룬다. 목적은 설계자들이 다양한 설계 메커니즘과 온칩 전력 스위치가 파괴될 수 있는
상황을 충분히 이해할 수 있도록 돕는 것이다. EOS 상태의 영향을 회피하고 제거하는 기술은 완제품과 PCB 설계를 향상시키는데 도움이 되므로 다룬다. 본 논문은 또한 랩 테스트를 실시하는 팁을 제시하고, 고밀도/초소형 모바일 설계1, 2에서 발생할 수 있는 문제들을 방지하는 우수 엔지니어링 지침을 제시한다.

사례 연구
2011년, 설계자는 실내 테스트를 하는 동안 텍사스 인스트루먼트(TI) LM26484 PMU의 강압형 DC/DC 컨버터 NMOS 스위치에서 쇼트가 발생했다고 보고하였다. 이 레귤레이터는 새로운 인스트루먼트 패널(instrumentation panel)로 설계된 것이었다. 벅 컨버터에서 전원을 공급받는 LEDs의 뱅크는 경부하(light-load) 상태에서 작동되고 있었다. TI는 설계자에게 6V 이상의 과도전류가 흐르는지 클럭 주변의 공급 핀 전압을 모니터링해 줄 것을 요청했다. 그들은 과도현상 스파크가 8V 이상에서 수백 나노 초 동안 최대에 달하고 있음을 확인하였으며, 이는 빈번하게 발생하였다. 공급 핀에 대한 디바이스의 절대 최대 한도는 VIN=6V이다! p-(well) 베이스가 전력 디바이스의 전형적인 EOS 시나리오 n+(S)에서 에미터에 바이어스를 걸 때 기생 NPN (그림 1에 제시되어 있는 바와 같이 n+ (S), p– (well), and n+ (D)으로 구성되는)이 하드를 작동시키는 것으로 의심되었다. 그림 2는 기생 콤포넌트들이 있는 MOSFET의 등가회로 모델이다.

PCB 레이아웃 (그림3)을 조사하자, 전원핀의 상단 트레이스가 전원 플레인과 1회 접속되었고, 그것들의 긴 트랙이 우회 커패시터를 무력하게 만든 것으로 드러났다. 이러한 상황이 다시 발생하지 않도록 TI는 개선된 설계 지침을 제시하였다. 예를 들어, VIN과 접지 플레인 사이에 적절한 대형 벅 커패시터를 추가해야 한다. 또한 로컬 바이패스는 주파수 대역이 보다 넓은 추가적인 커패시터들로 증강되어야 한다. 그림 4에 구현되어 있는 이러한 예방 조치들은 대규모 과도현상으로 인해 PMU의 통합 회로에 응력이 가해지는 것을 막아 줄 것이다.

EOS를 제거할 수 있는 보다 복잡한 솔루션은 그림 5에 나타나 있는 것처럼 전원핀과 접지핀 가까이에 우회 커패시터들을 배치하는 것이다. 전원-접지 트랙이 확장되어 있고, 보다 큰 바이어스의 이용이 자유롭다는 점에 주목한다. 이 권고안은 고객들에게 유용한 솔루션이 되었다.

2012년, 또 다른 고객이 듀얼 벅 컨버터와 듀얼 LDOs가 있는 동일한 제품군의 다른 PMU로 인해 일부 장애를 겪었다고 보고하였다. 시스템이 출하되고 얼마 안 있어 벅 컨버터 스위치에서 쇼트가 발생하거나 개방되었다. 이 PMU는 오토모티브 애플리케이션에서 강압형 전원 공급장치로부터 전원을 공급받았다. 2014년부터 다수의 인포테인먼트와 안전 시스템이 자동차의 표준 장치가 될 것이므로 PMU의 생산 속도는 약 10배 증가할 것으로 예상되며, 이는 모든 관련 당사자들에게 이익이 될 것이다. 디바이스에 대한 고객들의 엄격한 테스트와 board level 스트레스에서 이상이 발견되지는 않았지만, 다소 흔하지 않은 장애가 발생하였다. 일반적으로 이상 입력 전압 과도현상을 유발해 디바이스를 손상시킬 수 차량 애플리케이션과 관련해서는 다수의 메커니즘이 이미 알려져 있고 관여할 수 있는 기회들도 많다.

EOS의 일반적인 원인
PMUs에서 다수의 EOS 상태는 부적합한 설계 사항이나 일부 시스템에서 미묘한 기생소자들이 간과되는 데서 발생한다. 이는 특히, 산업용/오토모티브 애플리케이션에서 그러하다. 무엇보다 전기기계적 레이아웃의 차이나 이례적인 주변 환경이 신뢰도 문제로 나타날 수 있다. EOS는 또한 제조공정, 테스트, 콤포넌트 노화와도 관련이 있을 수 있다. 다음의 논의들은 가장 일반적인 EOS 원인을 다룬 것이다. 설계자들이 EOS 문제를 제거하는데 도움이 되도록 적합한 설계 팁과 권고안을 포함시켰다. 장애 메커니즘을 규명하는 일반적인 방법은 문서화하는 것이다. 보다 많은 정보를 원하는 독자들은 고장 형태 및 영향 분석 (FMMEA)을 통해 장애의 물리적 특성을 연구할 것을 강력하게 권고한다.